ISA (Instruction Set Architecture) 의 CPU 구조

폰 노이만의 ISA의 CPU 구조는 다음과 같다.

- MBR(Memory Buffer Register) : 메모리로부터 읽어 들인 데이터를 저장한다.
- MAR(Memory Address Register) : MBR으로 읽어 들일 메모리 주소를 저장한다.
- IR(Instruction Register) : 실행된 명령어를 저장하고 있다.
- IBR(Instruction Buffer Register) : 메모리로부터 읽어 들인 명령어의 내용을 임시로 저장하고 있다.
- PC(Program Counter) : 다음번 실행 명령어의 메모리 주소를 저장하고 있다.
- AC, MQ(ACcumulator, Multiplier Quotient) : 산술연산부(ALU)로부터 계산되어진 내용을 임시로 저장하고 있다.

CPU의 처리 Cycle은 Fetch Cycle 과 Execution Cycle로 나뉘며, Fetch Cycle에서는 명령을 메모리로 부터 가져오고, Execution Cycle 에서는 해당 명령을 실행 하게 된다.